| 題名 | FPGAに実装したRSFFのメタステーブル動作解析 |
| 著者 | *荻野 真奈美 (岡山県立大学大学院 情報系工学研究科), 横川 智教, 佐藤 洋一郎, 有本 和民 (岡山県立大学情報学部), 近藤 真史 (川崎医療福祉大学) |
| Page | p. 257 |
| Keyword | FPGA, RSFF, メタステーブル動作 |
| Abstract | 2つのNANDゲートを交差接続して構成されるReset-Set FlipFlop(RSFF) は，2つの入力信号が接近して生起すると，その出力は中間的な値を維持する．この動作はメタステーブル動作と呼ばれ，指数的な遅延を伴った後，確率的にいずれか一方へ安定する． 本研究では，FPGAに実装したRSFFにて発生するメタステーブル動作に着目し，2つの入力信号の接近とメタステーブル動作の持続時間の関係を解析した．FPGAに実装された際のRSFFをゲートレベルで記述し，回路解析ツールを用いてメタステーブル動作の解析を行った． |
| 題名 | GPGPUプログラミング環境としてのOpenCLとOpenACCの比較評価 |
| 著者 | *小林 直人, 渡邊 誠也, 名古屋 彰 (岡山大学大学院 自然科学研究科) |
| Page | pp. 258 - 259 |
| Keyword | GPU, GPGPU, OpenCL, OpenACC |
| Abstract | 近年のGPUの性能向上は目覚ましく，GPGPUに関する研究開発が注目されている．GPGPUのプログラミング環境の1つにOpenCLがあるが，プログラミングが困難になるという問題やGPUのアーキテクチャに対する理解が必要であるといった問題が存在する．これらの問題を解決するために，新たなGPGPUプログラミング環境としてOpenACC が開発された．そこで本稿では，姫野ベンチマークとLINPACKベンチマークの2つのアプリケーションをOpenCLとOpenACCを用いて実装し，どの程度のプログラミング工数でどの程度の性能が得られるかを比較評価した結果を報告する． |
| 題名 | ワークロードに基づくCP/リスタートモデルに関する考察 |
| 著者 | *土井 優希, 土肥 正 (広島大学大学院工学研究科) |
| Page | p. 260 |
| Keyword | チェックポイント配置, 総期待処理時間, システムワークロード, 非線形計画, ファイルシステム |
| Abstract | 本稿では，代表的なフォールトトレランス技術の一つであるチェックポインティングにおける最適チェックポイント配置問題について考察する．総期待処理時間を最小にする最適チェックポインティング配置問題は等式制約をもつ非線形計画問題となるので，ラグランジュ乗数法に基づいて最適チェックポイント間隔の必要条件を求めることができる．システム障害発生時間が指数分布に従う時，チェックポイントコストとセットアップコストが累積ワークロードと独立ならば，最適チェックポイント間隔は等間隔となる．一方でチェックポイントコストとセットアップコストが累積ワークロードに比例する場合，最適チェックポイント間隔は単調増加列になることが示される． |
| 題名 | 監視システム向け省電力プロセッサの開発 |
| 著者 | *三村 晃平 (徳山工業高等専門学校 情報電子工学専攻), 柳澤 秀明 (徳山工業高等専門学校 情報電子工学科) |
| Page | p. 261 |
| Keyword | コンピュータアーキテクチャ, プロセッサ消費電力削減, パイプライン, MIPS32 |
| Abstract | 近年、組込み機器に要求される処理は高度になり,プロセッサの処理速度の高速化は必須である.それに伴い消費電力も増加するため,低消費電力化を図ることが必要となる.本研究では、監視システムに注目した消費電力削減手法を用いたプロセッサを設計、評価する.これは,小規模な制御回路によって消費電力を削減する手法で,監視システムの特徴である,画像データ分析時の処理は負荷が大きいがその他は負荷の小さい処理であることを利用し,分析時はパイプライン動作,その他はシングルクロック動作をさせる.設計したプロセッサでパイプライン動作からシングルクロックサイクル動作にすることで供給電力が削減されることを確認した。 |
| 題名 | 選択型高基数・スケーリング方式浮動小数点数除算器の検討 |
| 著者 | *山田 周平, 森下 賢幸, 小椋 清孝, 伊藤 信之 (岡山県立大学) |
| Page | p. 262 |
| Keyword | 高基数, 除算回路, 高速化 |
| Abstract | 近年のコンピュータグラフィックスにおいて、浮動小数点数演算が多用される。特に、除算回路の仮数部は、処理が複雑で、演算時間がかかる。除算を高速処理するアルゴリズムとしては、「高基数非回復形除算」があり、さらに「スケーリング法」を用いて高速化した除算器が提案されている。本研究では、この高基数・スケーリング方式を用いた浮動小数点除算器の仮数部演算をさらに高速化する回路技術を開発する。部分剰余の計算で、可能性のある全ての部分商を用いて先に計算しておき、計算値が確定した後でその値を選択する。この方法により、従来よりも約2倍の高速化を実現できることがわかった。 |