(セッション表へ)

平成26年度 (第65回) 電気・情報関連学会中国支部連合大会

部門: セッション 1303  20. 計算機工学-(2)
日時: 2014年10月25日(土) 14:00 - 15:05
部屋: 1号館 01212 (→地図)
座長: 船曳 信生 (岡山大学)

20-6 (時間: 14:00 - 14:13)
題名ブロック暗号CamelliaのGPGPU向けの各種実装手法の比較評価
著者*西佐古 祐太, 渡邊 誠也, 名古屋 彰 (岡山大学大学院 自然科学研究科)
ページpp. 366 - 367
キーワードCamellia, GPGPU, OpenACC, CUDA, OpenCL
アブストラクト近年のGPU (Graphics Processing Unit)の性能向上は目覚ましく，GPGPU (General-Purpose computation on GPUs)に関する研究開発が注目されている．暗号処理に関してもGPU実装が試みられており，AES (Advanced Encryption Standard)と同等の安全性・処理性能をもつ暗号であるCamelliaを，CUDAによりGPU実装した例が存在する．しかし，GPGPUのための設計環境は多様化しており，CUDAの他にもOpenCL (Open Computing Language)，OpenACCなどが提案されている．そこで，本研究では，Camelliaを様々な設計環境でGPU実装し，コード行数や実行性能を比較評価する．また，Camelliaのハードウェア実装を行った既存研究とも比較評価を行う．

20-7 (時間: 14:13 - 14:26)
題名テンプレートマッチングを用いた動画像手振れ補正処理のハードウェア実装
著者*桑原 博哉, 渡邊 誠也, 名古屋 彰 (岡山大学大学院 自然科学研究科)
ページpp. 368 - 369
キーワード電子式手振れ補正, FPGA, テンプレートマッチング
アブストラクト小型携帯機器を用いた動画像の撮影では，手振れ補正処理が必須となっている．携帯端末に対しては電子式補正と呼ばれる方式を採用することが望ましい．しかし，動画像データのバンド幅増大に応じて電子式補正では大量の演算が必要となるため，小型携帯機器向けプロセッサを用いたソフトウェア処理では実時間での処理が困難となる．そのため，電子式手振れ補正処理のハードウェア化が提案されているが，対象となる画像サイズはVGA程度の実装評価に留まっている．そこで本稿では，より高精細な動画像に対する電子式手振れ補正処理のハードウェア化を目指し，FPGAへの実装によりその回路規模や性能の評価を行った結果を報告する．

20-8 (時間: 14:26 - 14:39)
題名DCT実装における種々の並列化手法の比較評価
著者*和賀井 翔, 渡邊 誠也, 名古屋 彰 (岡山大学大学院 自然科学研究科)
ページpp. 370 - 371
キーワードOpenACC, GPGPU, SIMD, OpenMP, CUDA
アブストラクト近年のCPU (Central Processing Unit) とGPU (Graphics Processing Unit) の目覚ましい高性能化に伴い，アプリケーションを並列化し，高速化する様々な手法が開発されている．そこで本稿では画像や音声，動画の情報圧縮技術に用いられている離散コサイン変換 (Discrete Cosine Transform, 以降DCTと略す) を種々の手法で実装し，それぞれの性能を比較評価した結果を報告する．

20-9 (時間: 14:39 - 14:52)
題名並列処理によるブラウン動力学シミュレーションの高速化
著者*長尾 栄作, 松原 翼 (岡山理科大学 大学院 工学研究科 情報工学専攻), 上嶋 明, 尾崎 亮, 小畑 正貴 (岡山理科大学 工学部 情報工学科)
ページpp. 372 - 373
キーワードGPGPU, マルチコア, メニーコア, 並列処理, ブラウン動力学
アブストラクトCPUと比べてピーク性能が高く，価格性能比でも優れたGPUや，多数のCPUコアを搭載するMIC(Many Integrated Core)アーキテクチャーのコプロセッサ等を用いた汎用計算に注目が集まっている。本研究では，膨大な計算量が必要なブラウン動力学シミュレーションを対象として実験を行った。CPUとMICでは粒子数を各コアへ均等に，GPUでは各粒子の計算を１スレッドずつにそれぞれ割り当てて並列実行し，高速化を図った。その結果，GPU(Tesla K20)の場合，CPU(Xeon E5-1650)の1コアに対して約118倍，6コアに対しても約20倍の高速化を実現することができた。また，コプロセッサ(Xeon Phi)では，CPU 1コアに対して約12倍，6コアに対しては約2倍の高速化を実現できた。

20-10 (時間: 14:52 - 15:05)
題名Reliability Evaluation of Virtualized System with Probabilistic Model Checking
著者*Min Gong, Hiroyuki Okamura, Tadashi Dohi (Department of Information Engineering, Graduate School of Engineering, Hiroshima University)
ページp. 374
キーワードReliability Evaluation, Virtualized System, Probabilistic Model Checking, Fault Tree
アブストラクトVirtualization creates Virtual Machines (VMs) that enumerate the computer hardware with software. By using virtulization technique, a single physical machine acts as there are many machines. The virtualization makes us easy to implement the redundancy from the viewpoint of system reliability. In the reliability engineering, the reliability of virtualized system has been evaluated by fault tree and Continuous-time Markov chains (CTMCs) [1]. Probabilistic Model Checking (PMC) is to check whether a formal property holds on a state model of the system. It enables a range of quantitative analysis of probabilistic models against specifications. In this work, we propose an approach to analyze fault tree with PMC.