| 題名 | 粗粒度再構成型プロセッサDS-HIEのFPGA実装 |
| 著者 | *福寿 彩乃 (広島市立大学情報科学部情報工学科), 谷川 一哉, 弘中 哲夫 (広島市立大学 大学院 情報科学研究科 情報工学専攻) |
| Page | pp. 191 - 192 |
| Keyword | 粗粒度再構成型プロセッサ, DS-HIE |
| Abstract | 我々の研究室では，ディジットシリアル演算を用いることで小面積で高い演算性能を実現する再構成型プロセッサDS-HIEを開発している．現在DS-HIEプロセッサはシミュレーション上で評価を行っている．しかし動作検証においてシミュレーションでは非常に時間がかかっているため，FPGA上に実装し動作検証にかかる時間を短縮することを目指す． |
| 題名 | ディペンダブル細粒度再構成型デバイスの提案と検討 |
| 著者 | *高木 健太郎 (広島市立大学大学院 情報科学研究科 情報工学専攻), 谷川 一哉, 弘中 哲夫 (広島市立大学大学院 情報科学研究科), 下舞 賢一, 石黒 隆 (太陽誘電株式会社) |
| Page | p. 193 |
| Keyword | 細粒度再構成デバイス, ディペンダブル, ソフトエラー |
| Abstract | 半導体の微細化が進むFPGAにおいて宇宙線やノイズに起因するソフトエラーに対応することは重要な問題になってきている．特にFPGAの構成情報を保持する揮発性メモリのソフトエラーは，本来の動作から違うものに変え，深刻な問題になる恐れがある．そのため，CRCやTMRによってエラー発見までの一時的な誤動作を訂正し完全性を高めるFPGAも出てきている．本研究ではソフトエラー/ハードエラー発生時おいても継続的に正しい動作を行い続けるディペンダビリティの高い細粒度再構成型デバイスを提案した．その結果，CRCやTMRを組み合わせたFPGAと同等のソフトエラー耐性を備えた細粒度再構成型デバイスの可能性を示した． |
| 題名 | リングセグメント型GALSSにおけるグローバルアービタの一構成法 |
| 著者 | *大山 国晃, 荻野 真奈美, 近藤 真史 (岡山県立大学院 情報系工学研究科), 横川 智教, 佐藤 洋一郎, 有本 和民 (岡山県立大学 情報工学部) |
| Page | pp. 194 - 195 |
| Keyword | リングセグメント, GALSS, グローバルアービタ |
| Abstract | 大規模ディジタルシステムの実現形態の一つとしてGALSSが注目されている．GALSSの速度性能は，非同期的なデータ転送を担う非同期バスの構成法に強く依存するため，本研究室ではGALSSの速度性能の向上を目指して，複数のバスを環状に接続したリングセグメントバスを提案している．リングセグメメント型GALSSを効率的に制御するためにはグローバルアービタが必要であるが，機能レベルの検討に留っており，その具体的な構成については未検討である．そこで，本稿では高効率化を目的とした，グローバルアービタの構成法を提案する． |
| 題名 | Flash SSDにおける記憶管理方式の研究 |
| 著者 | *高下 巧磨, 北村 俊明 (広島市立大学) |
| Page | pp. 196 - 197 |
| Keyword | SSD, NAND Flash memory, FTL, address translation |
| Abstract | 近年，Hard Disk Drive（HDD）の代替として，フラッシュメモリにより構成されるSolid State Drive（SSD）が様々な装置に用いられている． SSDの記憶素子であるNANDフラッシュメモリは，独特なインタフェースを持ち，いくつかの使用上の制約を持つ． このため，SSDではホストとNANDフラッシュメモリ間のデータの橋渡しや，使用上の制約に対処するための制御を行う必要がある． この制御のための論理ー物理アドレス変換は，SSDの性能と寿命に大きく関わっており，現在多種多様な方式で行われている． 本研究では，いくつかの代表的なNANDフラッシュメモリの制御方式のソフトウェアシミュレーションを行い，これらの方式の問題点を明らかにすることによって，問題点を改善する制御方式の検討を行う． |