題名 | 3次元GAオペレータを導入したVLSI初期配置手法 |
著者 | *太田 雅也 (広島工業大学大学院工学系研究科電気電子工学専攻), 大村 道郎 (広島工業大学工学部電気システム工学科) |
Page | p. 330 |
Keyword | VLSI, 初期配置, GA |
Abstract | 集積回路の高集積化に伴い,3次元VLSIの研究が行われている。本研究では,マクロセルを考慮した3次元VLSI初期配置問題に対し,3次元GAオペレータとして3次元交叉・突然変異を導入した遺伝的アルゴリズムを提案する。 |
題名 | 差分進化を導入した3次元VLSIのフロアプラン手法 |
著者 | *中川 達也 (広島工業大学大学院工学系研究科電気電子工学専攻), 大村 道郎 (広島工業大学工学部電気システム工学科) |
Page | p. 331 |
Keyword | VLSI, フロアプラン, 差分進化 |
Abstract | 近年,VLSIの多機能化,高集積化を目的に,3次元VLSIの研究が行われている。本研究では,3次元VLSIフロアプラン問題に対し,差分進化を用いて,チップ体積を最小化するフロアプラン手法を提案する。 |
題名 | 2層プリント基板におけるビア最小化問題解法の性能比較 |
著者 | *森 雅裕 (広島大学工学部), 花田 英人 (広島大学大学院工学研究科), 高藤 大介, 渡邉 敏正 (広島大学大学院工学研究院) |
Page | p. 332 |
Keyword | ビア最小化問題, 発見的解法 |
題名 | st-numberingの反復計算に基づく全域平面グラフ抽出法 |
著者 | *大舩 剣士朗 (広島大学大学院工学研究科), 高藤 大介, 渡邉 敏正 (広島大学大学院工学研究院) |
Page | pp. 333 - 334 |
Keyword | 平面的グラフ, 全域平面グラフ抽出法, st-numbering |
Abstract | 有向サイクルを含む全域平面部分グラフ抽出問題の解法の1つに,点付加法のPLAN-PWBがある.この解法は,グラフによっては処理の途中で解法が続行不可能になることが指摘されている.これは辺除去によってst-numberingの連結性が壊れることに起因する.本稿では,続行不可能になった時点でそれまでの操作で辺除去を行なってきたグラフを対象としてst-numberingを再計算し,再度PLAN-PWBを行う手法PLAN-PWB_Rを提案する.さらに計算機実験によって,PLAN-PWBと提案手法PLAN-PWB_Rの性能を比較評価する. |